This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11296392 A

(43) Date of publication of application: 29.10.99

(51) Int. Cl

G06F 11/10 G06F 12/16 G06F 15/78

(21) Application number: 10097287

(22) Date of filing: 09.04.98

(71) Applicant:

NEC CORP

(72) Inventor:

FUKUSHIMA KIYOSHI


(54) 1 CHIP MICROCOMPUTER

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a 1 chip microcomputer for reducing the work load on a user at the time of preparing ECC(error collection code) data, preventing increase of an EEPROM(electrical erasable programmable read only memory) writing time based on the ECC data, and reducing a memory capacity.

SOLUTION: This 1 chip microcomputer is provided with a firm ROM 5 for storing a program for generating ECC data from user data and an EEPROM control circuit 7 for controlling wiring of user data and the ECC data in an EEPROM 8. A CPU 2 stores the ECC data generated by the program of the firm ROM 5 from the user data and the original user data in a user data area 83 and an ECC data area 84 of the EEPROM 8 according to the control of the EEPROM control circuit 7, and reads the user data in the user data area 83 and the ECC data in the ECC data area 84 for successively operating an error correction processing.

COPYRIGHT: (C) 1999, JPO



1 チップマイクロコンピュータ

特開平11-296392

(19)日本国特許庁 (JP)

(22) 出魔日

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-296392

(43)公開日 平成11年(1999)10月29日

(51) Int.Cl.		識別記号	FΙ		
G06F	11/10. 3 3 0	G06F 11/10	3 3 0 K		
	12/16	320		12/16	320F
	15/78	5 1 0		15/78	510K

審查請求(有

請求項の数10 OL (全 20 頁)

(21) 出願番号 特顯平10-97287 (71) 出願人 000004237

平成10年(1998) 4月9日

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 福嶋 清

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 西村 征生

(54) 【発明の名称】 1 チップマイクロコンピュータ

(57) 【要約】 (修正有)

【課題】 ECCデータ作成時におけるユーザの作業負担を軽減することができるとともに、ECCデータに基づくEEPROM書き込み時間の増加がなく、かつ、メモリ容量を削減できる1チップマイクロコンピュータを提供する。

【解決手段】 開示される1チップマイクロコンピュータは、ユーザデータからECCデータを生成するためのプログラムを格納したファームROM5と、EEPROM8に対するユーザデータとECCデータとの書き込みを制御するEEPROM制御回路7とを備え、CPU2がユーザデータからファームROM5のプログラムによって生成したECCデータともとのユーザデータとを、EEPROM制御回路7の制御に応じてEEPROM8のユーザデータ領域83とECCデータ領域84とに存納し、ユーザデータ領域83のユーザデータとECCデータ領域84のECCデータとを読み出して誤り訂正の処理を順次行うように構成されいる。



【特許請求の範囲】

【請求項1】 ユーザデータと該ユーザデータに対応するECCデータとを格納するEEPROMを備え、該ユーザデータとECCデータとから誤り訂正を行ったユーザデータを発生するように構成されている1チップマイクロコンピュータにおいて、

ユーザデータからECCデータを生成するためのプログラムを格納した記憶手段と、前記EEPROMに対するユーザデータとECCデータとの書き込みを制御する制御手段とを備え、CPUがユーザデータから該記憶手段のプログラムによって生成したECCデータともとのユーザデータとを、前記制御手段の制御に応じて前記EEPROMのユーザデータ領域とECCデータ領域とに格納し、該ユーザデータ領域のユーザデータとECC領域のECCデータとを読み出して誤り訂正の処理を順次行うように構成されてなることを特徴とする1チップマイクロコンピュータ。

【請求項2】 外部から前記CPUの内部レジスタへ順次所定量のユーザデータを格納するステップと、前記EEPROM内のユーザデータレジスタへ前記所定量ずつユーザデータを転送するステップと、前記CPUが格納されている所定量のユーザデータからECCデータを生成するステップと、前記EEPROM内のECCデータレジスタへ該ECCデータを転送するステップと、該ユーザデータレジスタのユーザデータとECCデータレジスタのECCデータとを、それぞれ前記EEPROMの同じアドレスのユーザデータ領域とECCデータ領域とに書き込むステップとを順次実行し、

該EEPROMの同じアドレスのユーザデータとECC データとを読み出して誤り訂正の処理を順次行うように 構成されていることを特徴とする請求項1記載の1チッ プマイクロコンピュータ。

【請求項3】 外部から前記制御手段内のユーザデータ スタックレジスタに所定量のユーザデータを格納するス テップと、外部から前記CPUの内部レジスタへ所定量 のユーザデータを格納するステップと、最初の処理サイ クルにおいて、最初のアドレスのユーザデータを前記制 御手段内のユーザデータレジスタに転送するステップ と、該ユーザデータレジスタのユーザデータを前記EE PROM内のユーザデータ領域に格納するステップとを 実行し、次の処理サイクル以降において、前記CPUが 前回の処理サイクルで格納されている所定量のユーザデ ータからECCデータを生成するステップと、前記制御 手段内のECCデータスタックレジスタに該ECCデー タを転送するステップと、前記EEPROM内のユーザ データレジスタにユーザデータを転送するとともにEC Cデータレジスタに該ECCデータを転送するステップ と、EEPROMのECCデータ領域に対する書き込み アドレスを-1するステップと、前記ユーザデータレジ スタのユーザデータとECCデータレジスタのECCデ ータとを、それぞれ前記EEPROMのユーザデータ領域とECCデータ領域とに書き込むステップとを繰り返して実行し、

最後の処理サイクルにおいて、前記CPUが前回の処理
05 サイクルにおいて格納されている所定量のユーザデータ
からECCデータを生成するステップと、制御手段内の
ECCデータスクックレジスタに該ECCデータを転送
するステップと、前記EEPROM内のECCデータレ
ジスタに該ECCデータを転送するステップと、前記E
10 EPROM内のECCデータ領域に対する書き込みアド
レスを-1するステップと、該ECCデータレジスタの
ECCデータを前記EEPROMのECCデータ領域に
書き込むステップとを実行し、

該EEPROMの同じアドレスのユーザデータとECC 15 データとを読み出して誤り訂正の処理を順次行うように 構成されていることを特徴とする請求項1記載の1チッ プマイクロコンピュータ。

【請求項4】 外部から前記制御手段内のユーザデータ スタックレジスタに所定量のユーザデータを格納するス 20 テップと、外部から前記CPUの内部レジスタへ所定量 のユーザデータを格納するステップと、最初の処理サイ クルにおいて、最初のアドレスのユーザデータを前記制 御手段内のユーザデータレジスタに転送するステップ と、該ユーザデータレジスタのユーザデータを前記EE 25 PROM内のユーザデータ領域に格納するステップとを 実行し、次の処理サイクル以降において、前記CPUが 前回の処理サイクルで格納されている所定量のユーザデ ータからECCデータを生成するステップと、前記制御 手段内のECCデータスタックレジスタに該ECCデー 30 夕を転送するステップと、前記EEPROM内のユーザ データレジスタにユーザデータを転送するとともにEC Cデータレジスタに該ECCデータを転送するステップ と、前記ユーザデータレジスタのユーザデータと前記E CCデータレジスタのECCデータとを、それぞれ前記 35 EEPROMのユーザデータ領域とECCデータ領域と に書き込むステップとを繰り返して実行し、

最後の処理サイクルにおいて、前記CPUが前回の処理サイクルにおいて格納されている所定量のユーザデータからECCデータを生成するステップと、制御手段内の40 ECCデータスクックレジスタに該ECCデータを転送するステップと、前記EEPROM内のECCデータレジスタに該ECCデータを転送するステップと、該ECCデータレジスタのECCデータを前記EEPROMのECCデータ傾域に書き込むステップとを実行し、該ECCデータ傾域に書き込むステップとを実行し、該EFROMのユーザデータと該ユーザデータのアドレスに+1したアドレスのECCデータとを読み出して誤り町正の処理を順次行うように構成されていることを特徴とする請求項1記載の1チップマイクロコンピュータ。【請求項5】外部から前記制御手段内のスタックレジ

50 スタへ順次所定量のユーザデータを転送するステップ

と、前記CPUの内部レジスタへ順次所定量のユーザデータを格納するステップと、該所定量のユーザデータを EEPROM内のユーザデータレジスタに転送するステップと、前記スタックレジスタのユーザデータを該スタックアドレスに対応するRAM領域に格納するステップとを実行するとともに、前記CPUが該RAM領域のデータからECCデータを生成するステップと、該ECCデータをEEPROM内のECCデータレジスタに転送するステップとを繰り返して実行し、

前記制御手段から前記EEPROMのユーザデータ領域 10 のアドレスとECCデータ領域のアドレスとを出力するステップと、前記ユーザデータレジスタのユーザデータとECCデータレジスタのECCデータとをEEPROMのユーザデータ領域とECCデータ領域のそれぞれの指定アドレスに格納するステップとを繰り返して実行 し、該EEPROMの同じアドレスのユーザデータとECCデータとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴とする請求項1記載の1チップマイクロコンピュータ。

【請求項6】 ユーザデータと該ユーザデータに対応するECCデータとを格納するEEPROMを備え、該ユーザデータとECCデータとから誤り訂正を行ったユーザデータを発生するように構成されている1チップマイクロコンピュータにおいて、ユーザデータからECCデータを生成するためのプログラムを内蔵し、該プログラムを用いて入力ユーザデータから対応するECCデータを生成する処理を装置内部において行うようにしたことを特徴とする1チップマイクロコンピュータ。

【請求項7】 外部から順次所定量のユーザデータを入力して、前記CPUが順次該所定量のユーザデータからECCデータを生成し、前記ユーザデータと対応するECCデータとを、それぞれ前記EEPROMの同じアドレスのユーザデータ領域とECCデータ領域とに書き込むとともに、該EEPROMの同じアドレスのユーザデータとECCデータとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴とする請求項6記載の1チップマイクロコンピュータ。

【請求項8】 外部から順次所定量のユーザデータを入力して、前記CPUが順次該所定量のユーザデータから1処理サイクル後までにECCデータを生成し、前記ユーザデータと対応する1処理サイクル後のECCデータとを、それぞれ前記EEPROMのユーザデータ領域と「もに、該EEPROMの同じアドレスのユーザデータともに、該EEPROMの同じアドレスのユーザデータとECCデータとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴とする請求項6記載の1チップマイクロコンピュータ。

【請求項9】 外部から順次所定量のユーザデータを入力して、前記CPUが順次該所定量のユーザデータから1処理サイクル後までにECCデータを生成し、前記ユ

ーザデータと対応する1処理サイクル後のECCデータとを、それぞれ前記EEPROMの同じアドレスのユーザデータ領域とECCデータ領域とに書き込むとともに、該EEPROMのユーザデータと+1したアドレスのECCデータとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴とする請求項6記載の1チップマイクロコンピュータ。

【請求項10】 外部から順次所定量のユーザデータを入力して、前記CPUが逐次該所定量のユーザデータか 6 E C C データを生成するとともに、次のユーザデータ の入力時までに E C C データの生成を終了しないときは無効データを出力し、前記ユーザデータと対応する有効な E C C データとを、それぞれ前記 E E P R O M の同じアドレスのユーザデータ領域と E C C データと極いることを特徴とに書 き込むとともに、該 E E P R O M の同じアドレスのユーザデータと E C C データとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴とする請求項6記載の1チップマイクロコンピュータ。

【発明の詳細な説明】

[0001]

20

【発明の属する技術分野】この発明は、ECC (Error Correction Code) データを内部的に生成、付加することが可能な1チップマイクロコンピュータに関する。 【0002】

【従来の技術】EEPROM(Electrically Erasable Programmable Read Only Memory) はデータの消去, 書 き換えが可能なメモリ(電気的に一括して消去可能なフ ラッシュEEPROMを含む)であって、1チップマイ クロコンピュータ等において、プログラムの格納用等と 30 して多く用いられている。EEPROMにおける保持デ ータの信頼性を向上するためには、ユーザデータにEC Cデータを付加して記録し、読み出されたユーザデータ についてECCデータを用いて誤り訂正を行うことが有 効である。従来、このようなECCデータの付加は、ユ 35 ーザデータから専用のソフトウエアを使用してECCデ ータを生成して、ユーザデータとともにEEPROMに 格納することによって行われていた。例えば、自動車の エンジン制御などに使用される1チップマイクロコンピ ュータは、制御プログラムによってエンジンの回転数や 40 燃料噴射などの重要な制御を行っている。この制御プロ グラムを記憶しているROM(Read Only Memory)の内 容がなんらかの理由によって変化した場合、1チップマ イクロコンピュータは異常な処理を行うことになるの で、危険な状態を招きかねない。そのため、ユーザがR 45 OMにユーザデータ (プログラムなど) を記憶させると き、ECCデータを付加して記憶させておいて、1チッ プマイクロコンピュータがユーザデータを読み出したと き1ピットの誤りであれば訂正して処理し、2ピット以 上の誤りであれば異常表示を行うなどの処理を行うよう

50 にしている。

【0003】さらに、ROMに記憶させたユーザデータ(プログラム)にバグが発見されたとき、自動車メーカは、販売済みの自動車を回収して1チップマイクロコンピュータを交換する作業が必要になる。この場合、ROMをマスクROMなどのような書き換え不可能なROMで構成していると、自動車メーカは1チップマイクロコンピュータを含むエンジン制御ユニットごと交換しなければならないが、そうすると、ユニット代だけでなく、取り替えコストもかかるので、莫大な損失を受けることになる。そこで、1チップマイクロコンピュータのROMをEEPROMで構成しておけば、自動車メーカはエンジン制御ユニットのコネクタを介してプログラムを書き換えるだけで済むので、バグ対応費用を大幅に低減できる。

【0004】図20は、EEPROMにおける従来のE CCデータの生成・付加方法の説明図である。以下、図 20を参照して、従来技術を説明する。まず、ユーザは ECCデータ作成のために、所定のプログラムを作成す る(同図(a)101)。いま、ユーザデータ102と して、00000H~0FFFFHまでのデータを入力 したものとする。ユーザは、作成されたプログラムによ って、ユーザデータ102に基づいて専用のソフトウエ アを用いてECCデータを生成する(同図(a)10 3)。これによって、ECCデータ104として、10 000H~14FFFHまでのデータが生成される。次 に、ユーザデータ102にECCデータ104を付加し て、書き込みデータ105として00000H~14F FFHまでのデータを生成し、図示されないマイクロコ ンピュータに内蔵するEEPROMに対する書き込み (同図(a) 106) を行う。この際におけるデータの 書き込みは、専用のライタまたはオンボード書き込みに よって実行される。同図20(b)は、EEPROM上 のアドレスマップを示したものであって、ユーザデータ として、00000H~0FFFFHが割り当てられ、 ECCデータとして、10000H~14FFFHが割 り当てられている。ECCデータのポリュームは、16 ビットデータの場合5ビット必要であり、このため、同 図 (b) に示すようなデータ領域が必要になる。

[0005]

【発明が解決しようとする課題】しかしながら、上記従来のECCデータの生成・付加方法にあっては、ユーザデータの処理とは別にECCデータを生成するようにしていたため、ユーザデータを基にECCデータを生成する専用ソフトウエアが必要である、という問題があった。また、ECCデータは、ユーザデータの後のアドレスにマッピングされるため、0000日~0FFFFHのユーザデータに加えて、ECCデータとして10000日~14FFFHのデータを書き込むので、このため、書き込み時間が約30パーセント増加するという問題があった。さらに、ECCデータによって書き込みデ

ータが全体として約30パーセント増加するため、システム全体の外部メモリ容量を約30パーセント増加しなければならないという問題があった。

【0006】また、論理回路で構成したECCデータの 05 生成回路を、1チップマイクロコンピュータに内蔵した 構成も既に知られている。近年において、1チップマイ クロコンピュータのデータバスの幅は増加する傾向にあ り、従来、8ビット幅であったものが、32ビット幅や 64ピット幅に変わりつつある。そこでECCデータの 10 生成回路を論理回路で構成すると、データバス幅が増加 するのに伴って、回路規模は指数関数的に増加し、半導 体チップに占める面積が増加する。 EEPROMを1チ ップマイクロコンピュータのプログラム格納用に用いる 場合、ECCデータの生成回路は、プログラムを格納す 15 る際にのみ使用するものであって、プログラム実行時に は使用されない回路である。それにもかかわらず、回路 規模の大きいECCデータの生成回路を内蔵すること は、1チップマイクロコンピュータのコストパフォーマ ンスを悪化させる原因になる。

20 【0007】この発明は、上述の事情に鑑みてなされたものであって、ECCデータ作成時におけるユーザの作業負担を軽減することができるとともに、ECCデータに基づくEEPROM書き込み時間の増加がなく、かつ、メモリ容量を削減できる1チップマイクロコンピュータを提供することを目的としている。

[0008]

【課題を解決するための手段】上記課題を解決するため に、請求項1記載の発明は、ユーザデータと該ユーザデ ータに対応するECCデータとを格納するEEPROM 30 を備え、該ユーザデータとECCデータとから誤り訂正 を行ったユーザデータを発生するように構成されている 1 チップマイクロコンピュータに係り、ユーザデータか らECCデータを生成するためのプログラムを格納した 記憶手段と、上記EEPROMに対するユーザデータと 35 ECCデータとの書き込みを制御する制御手段とを備 え、CPUがユーザデータから該記憶手段のプログラム によって生成したECCデータともとのユーザデータと を、上記制御手段の制御に応じて上記EEPROMのユ ーザデータ領域とECCデータ領域とに格納し、該ユー 40 ザデータ領域のユーザデータとECC領域のECCデー タとを読み出して誤り訂正の処理を順次行うように構成 されてなることを特徴としている。

【0009】また、請求項2記載の発明は、請求項1記載の1チップマイクロコンピュータに係り、外部から上記CPUの内部レジスタへ順次所定量のユーザデータを格納するステップと、上記EEPROM内のユーザデータレジスタへ上記所定量ずつユーザデータを転送するステップと、上記CPUが格納されている所定量のユーザデータからECCデータを生成するステップと、上記EEPROM内のECCデータレジスタへ該ECCデータ

を転送するステップと、該ユーザデータレジスタのユーザデータとECCデータレジスタのECCデータとを、それぞれ上記EEPROMの同じアドレスのユーザデータ領域とECCデータ領域とに書き込むステップとを順次実行し、該EEPROMの同じアドレスのユーザデータとECCデータとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴としている。

【0010】また、請求項3記載の発明は、請求項1記 載の1チップマイクロコンピュータに係り、外部から上 記制御手段内のユーザデータスタックレジスタに所定量 のユーザデータを格納するステップと、外部から上記C PUの内部レジスタへ所定量のユーザデータを格納する ステップと、最初の処理サイクルにおいて、最初のアド レスのユーザデータを上記制御手段内のユーザデータレ ジスタに転送するステップと、該ユーザデータレジスタ のユーザデータを上記EEPROM内のユーザデータ領 域に格納するステップとを実行し、次の処理サイクル以 降において、上記CPUが前回の処理サイクルで格納さ れている所定量のユーザデータからECCデータを生成 するステップと、上記制御手段内のECCデータスタッ クレジスタに該ECCデータを転送するステップと、上 記EEPROM内のユーザデータレジスタにユーザデー 夕を転送するとともにECCデータレジスタに該ECC データを転送するステップと、EEPROMのECCデ ータ領域に対する書き込みアドレスを-1するステップ と、上記ユーザデータレジスタのユーザデータとECC データレジスタのECCデータとを、それぞれ上記EE PROMのユーザデータ領域とECCデータ領域とに書 き込むステップとを繰り返して実行し、最後の処理サイ クルにおいて、上記CPUが前回の処理サイクルにおい て格納されている所定量のユーザデータからECCデー 夕を生成するステップと、制御手段内のECCデータス クックレジスタに該ECCデータを転送するステップ と、上記EEPROM内のECCデータレジスタに該E CCデータを転送するステップと、上記EEPROM内 のECCデータ領域に対する書き込みアドレスを-1す るステップと、該ECCデータレジスタのECCデータ を上記EEPROMのECCデータ領域に書き込むステ ップとを実行し、該EEPROMの同じアドレスのユー ザデータとECCデータとを読み出して誤り訂正の処理 を順次行うように構成されていることを特徴としてい

【0011】また、請求項4記載の発明は、請求項1記載の1チップマイクロコンピュータに係り、外部から上記制御手段内のユーザデータスタックレジスタに所定量のユーザデータを格納するステップと、外部から上記CPUの内部レジスタへ所定量のユーザデータを格納するステップと、最初の処理サイクルにおいて、最初のアドレスのユーザデータを上記制御手段内のユーザデータレジスタに転送するステップと、該ユーザデータレジスタ

のユーザデータを上記EEPROM内のユーザデータ領 域に格納するステップとを実行し、次の処理サイクル以 降において、上記CPUが前回の処理サイクルで格納さ れている所定量のユーザデータからECCデータを生成 05 するステップと、上記制御手段内のECCデータスタッ クレジスタに該ECCデータを転送するステップと、上 記EEPROM内のユーザデータレジスタにユーザデー 夕を転送するとともにECCデータレジスタに該ECC データを転送するステップと、上記ユーザデータレジス 10 タのユーザデータとECCデータレジスタのECCデー タとを、それぞれ上記EEPROMのユーザデータ領域 とECCデータ領域とに書き込むステップとを繰り返し て実行し、最後の処理サイクルにおいて、上記CPUが 前回の処理サイクルにおいて格納されている所定量のユ 15 ーザデータからECCデータを生成するステップと、制 御手段内のECCデータスクックレジスタに該ECCデ ータを転送するステップと、上記EEPROM内のEC Cデータレジスタに該ECCデータを転送するステップ と、該ECCデータレジスタのECCデータを上記EE 20 PROMのECCデータ領域に書き込むステップとを実 行し、該EEPROMのユーザデータと該ユーザデータ のアドレスに+1したアドレスのECCデータとを読み 出して誤り訂正の処理を順次行うように構成されている ことを特徴としている。

【0012】また、請求項5記載の発明は、請求項1記 載の1チップマイクロコンピュータに係り、外部から上 記制御手段内のスタックレジスタへ順次所定量のユーザ データを転送するステップと、上記CPUの内部レジス 夕へ順次所定量のユーザデータを格納するステップと、 30 該所定量のユーザデータをEEPROM内のユーザデー タレジスタに転送するステップと、上記スタックレジス タのユーザデータを該スタックアドレスに対応するRA M領域に格納するステップとを実行するとともに、上記 CPUが該RAM領域のデータからECCデータを生成 35 するステップと、該ECCデータをEEPROM内のE CCデータレジスタに転送するステップとを繰り返して 実行し、上記制御手段から上記EEPROMのユーザデ ータ領域のアドレスとECCデータ領域のアドレスとを 出力するステップと、上記ユーザデータレジスタのユー 40 ザデータとECCデータレジスタのECCデータとをE EPROMのユーザデータ領域とECCデータ領域のそ れぞれの指定アドレスに格納するステップとを繰り返し て実行し、該EEPROMの同じアドレスのユーザデー タとECCデータとを読み出して誤り訂正の処理を順次 45 行うように構成されていることを特徴としている。

【0013】さらにまた、請求項6記載の発明は、ユーザデータと該ユーザデータに対応するECCデータとを格納するEEPROMを備え、該ユーザデータとECCデータとから誤り訂正を行ったユーザデータを発生するように構成されている1チップマイクロコンピュータに

係り、ユーザデータからECCデータを生成するためのプログラムを内蔵し、該プログラムを用いて入力ユーザデータから対応するECCデータを生成する処理を装置内部において行うようにしたことを特徴としている。

【0014】また、請求項7記載の発明は、請求項6記載の発明に係る1チップマイクロコンピュータであって、外部から順次所定量のユーザデータを入力して、上記CPUが順次該所定量のユーザデータからECCデータを生成し、上記ユーザデータと対応するECCデータとを、それぞれ上記EEPROMの同じアドレスのユーザデータ領域とECCデータ領域とに書き込むとともに、該EEPROMの同じアドレスのユーザデータとECCデータとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴としている。

【0015】また、請求項8記載の発明は、請求項6記載の発明に係る1チップマイクロコンピュータであって、外部から順次所定量のユーザデータを入力して、上記CPUが順次該所定量のユーザデータから1処理サイクル後までにECCデータを生成し、上記ユーザデータと対応する1処理サイクル後のECCデータとを、それぞれ上記EEPROMのユーザデータ領域と一1したアドレスのECCデータ領域とに書き込むとともに、該EEPROMの同じアドレスのユーザデータとECCデータとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴としている。

【0016】また、請求項9記載の発明は、請求項6記載の発明に係る1チップマイクロコンピュータであって、外部から順次所定量のユーザデータを入力して、上記CPUが順次該所定量のユーザデータから1処理サイクル後までにECCデータを生成し、上記ユーザデータと対応する1処理サイクル後のECCデータとを、それぞれ上記EEPROMの同じアドレスのユーザデータ領域とECCデータ領域とに書き込むとともに、該EEPROMのユーザデータと+1したアドレスのECCデータとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴としている。

【0017】また、請求項10記載の発明は、請求項6記載の発明に係る1チップマイクロコンピュータであって、外部から順次所定量のユーザデータを入力して、上記CPUが逐次該所定量のユーザデータからECCデータを生成するとともに、次のユーザデータの入力時までにECCデータの生成を終了しないときは無効データを出力し、上記ユーザデータと対応する有効なECCデータとを、それぞれ上記EEPROMの同じアドレスのユーザデータ領域とECCデータ領域とに書き込むとともに、該EEPROMの同じアドレスのユーザデータとECCデータとを読み出して誤り訂正の処理を順次行うように構成されていることを特徴としている。

[0018]

【作用】この発明の構成では、外部からユーザデータを

スカして、CPUが内部プログラムに基づいて順次、所定量のユーザデータからECCデータを生成して、ユーザデータと対応するECCデータとを、それぞれEEPROMのユーザデータ領域とECCデータ領域とに格納 するようにしたので、外部的にECCデータを生成して付加する場合と比べて、ユーザの負担が大幅に減少するとともに、ECCデータ作成のために、作成したECCデータを一旦格納する外部メモリを必要としないので、システム的に装置のコストを低減することができ、さらに、EEPROMに対して、ユーザデータとECCデータとを同時に書き込むので、ECCデータを外部メモリから書き込み時間を低減することができる。

[0019]

【発明の実施の形態】以下、図面を参照して、この発明 15 の実施の形態について説明する。説明は、実施例を用い て具体的に行なう。図1は、この発明の一実施例である 1 チップマイクロコンピュータの電気的構成を示す図、 図2は、EEPROM制御回路の構成例を示す図、図3 20 は、データラッチ選択制御回路の構成例を示す図、図4 は、書き込み信号生成回路の構成例を示す図、図5は、 書き込み信号生成回路の動作タイミングを示す図、図 6, 図7は、この例の第1の動作例を示すフローチャー ト、図8は、第1の動作例における書き込み時のタイミ 25 ングチャート、図9,図10は、この例の第2の動作例 を示すフローチャート、図11は、書き込み時ECCア ドレスをシフトする場合のタイミングチャート、図12 は、書き込み時ECCアドレスをシフトする場合のEE PROMアドレス生成回路の構成例を示す図、図13. 30 図14は、この例の第3の動作例を示すフローチャー ト、図15は、読み出し時ECCアドレスをシフトする 場合のタイミングチャート、図16は、読み出し時EC Cアドレスをシフトする場合のEEPROMアドレス生 成回路の構成例を示す図、図17、図18は、この例の 35 第4の動作例を示すフローチャート、図19は、第4の 動作例における書き込み時のタイミングチャートであ る。この例の1チップマイクロコンピュータは、図1に 示すように、入出力ポート1と、CPU(Central Proc essing Unit) 2 と、アドレスパス 3 と、データパス 4 40 と、ファームROM5と、RAM(Random Access Memo ry) 6と、EEPROM制御回路7と、EEPROM8 と、誤り訂正回路9と、データ選択回路10とから概略 構成されている。

【0020】入出力ポート1は、外部との間でデータの 45 入出力を行う複数の端末ポートからなっている。 CPU 2は、プログラムによって与えられる命令の解釈と実行 を制御することによって、この例の1チップマイクロコ ンピュータの全体の動作を制御する。アドレスバス3 は、この例の1チップマイクロコンピュータの各部の間 で、アドレス信号を転送する。データバス4は16ピッ ト幅からなり、この例の1チップマイクロコンピュータの各部の間で、データ信号を転送する。ファームROM5は、1チップマイクロコンピュータの動作に必要なファームウエア(マイクロプログラム)を格納するものであって、この例の場合は特にECCデータ生成用プログラムを収容している。RAM6は、主としてCPU2の作業領域として用いられる随時読み出し書き込みメモリである。

【0021】EEPROM制御回路7は、EEPROM 8の書き込み、読み出しを制御するものであって、後述 する内容を有するとともに、データスタックのために、 ユーザデータスタックレジスタ71とECCデータスダ ックレジスタ72とを有している。EEPROM8は、 電気的手段によって情報の書き込み、消去が可能な固定 記憶素子であって、データ書き込みのために、ユーザデ ータレジスタ81とECCデータレジスタ82とを有す るとともに、データ格納のために、ユーザデータ領域8 3とECCデータ領域84とを有している。なお、EE PROM8は、通常のEEPROMとフラッシュEEP ROMのいずれでもよい。誤り訂正回路9は、データに 付加されているECCデータによって、データの誤りを 検出して訂正する。データ選択回路10は、32ビット からなる誤り訂正回路9の出力を上位16ピットと下位 16ビットとに分割して、交互にデータバス4に転送す

【0022】また、上記EEPROM制御回路7は、図 2に示すように、アドレスパス11と、データパス12 と、データラッチ選択制御回路13と、アドレスnのデ ータラッチ14と、アドレスn+2のデータラッチ15 と、ECCのデータラッチ16と、書き込み信号生成回 路17と、EEPROMアドレス生成回路18とを含ん で構成されている。ここでは、外部からのユーザデータ のアドレス n を基準に説明する。アドレスパス11は、 アドレスバス3の一部であって、アドレス信号を転送す る。データバス12は、データバス4の一部であって、 データ信号を転送する。データラッチ選択制御回路13 は、データパス12上のデータを、アドレスnのデータ ラッチ14、アドレスn+2のデータラッチ15、EC Cのデータラッチ16において選択的にラッチするため の制御信号DL1、DL2、DL3を、アドレスパス1 1の情報に従って発生するものであって、その構成は後 述する。アドレスnのデータラッチ14は、制御信号D L1がアクティブのとき、データバス12上のアドレス nとn+1の2パイト(16ビット)のデータをラッチ するものであって、アドレスのピット1が"0"のと き、データをラッチしてEEPROM8のメモリセルへ 出力する。

【0023】アドレスn+2のデータラッチ15は、制御信号DL2がアクティブのとき、データバス12上のアドレスn+2とn+3の2パイト(16ビット)のデ

ータをラッチするものであって、アドレスのビット 1 が "1"のとき、データをラッチしてEEPROM 8 のメモリセルへ出力する。ECCのデータラッチ 1 6 は、制 御信号DL3がアクティブのとき、データバス 1 2 上の下位6 ビットのデータをラッチするものであって、ECCアドレスが出力されたとき、データをラッチしてEEPROM 8 のメモリセルへ出力する。

【0024】書き込み信号生成回路17は、アドレスバ ス11の情報とデータバス12の情報とから、EEPR 10 ОМ8に対する書き込み開始を制御するための書き込み セット信号と、書き込み終了を制御するための書き込み リセット信号とを発生するものであって、その構成は後 述する。EEPROMアドレス生成回路18は、アドレ スパス11の情報からEEPROM8に対するアドレス 15 を生成するものであって、アドレスパス11のピット2 ~15を、EEPROM8のデータ領域(ユーザメモ リ) 用のアドレスデコーダ (不図示)を介して、EEP ROM8のデータ領域のアドレス0~13として与え、 アドレスパス11のピット2~15をディクリメント回 20 路 (不図示) とEEPROM8のECCデータ領域のア ドレスデコーダ (不図示)を介して、EEPROM8の ECCデータ領域のアドレス0~13として与える。な お、このようなアドレスの変換を行うのは、アドレス信 号がバイト単位(8ピット)であるのに対して、EEP 25 ROM8の32ビットの入出力データに対応する対応す るアドレスとしては、最下位の2ピットが不要なためで ある。なお、アドレスnのデータラッチ14とアドレス n+2のデータラッチ15は、データが16ピット幅な ので、外部のアドレスnに対しては、それぞれn, n+ 30 $1 \ge n + 2$, n + 3 $or F \lor x$ $or F \lor x$

【0025】データラッチ選択制御回路13は、図3に 示すように、アドレスバス131と、ノア回路132 と、インパータ133と、ノア回路134とを含んで構 35 成されている。アドレスパス131は、アドレスパス1 1の一部であって、アドレス信号を転送する。ノア回路 132は、EEPROM8のデータ領域を表すアドレス バスのピット1と、ECCデータ領域を示すアドレスパ ス131のピット16とがインアクティブのとき、アド 40 レスnのデータラッチ14に対する制御信号DL1を出 力する。インパータ133とノア回路134は、EEP ROM8のデータ領域を表すアドレスパスのピット1が アクティブで、ECCデータ領域を示すアドレスパス1 31のピット16とがインアクティブのとき、アドレス 45 n+2のデータラッチ15に対する制御信号DL2を出 力する。一方、アドレスパス131のピット16がアク ティブのときは、ECCのデータラッチ16に対する制 御信号DL3を出力する。

アドレスデコーダ173と、FF (Flip Flop) 174 と、FF175と、インバータ176と、アンド回路1 77とを含んで構成されている。書き込み信号生成回路 17の動作は、図5のタイミングチャートによって示さ れる。アドレスパス171は、アドレスパス11の一部 であって、アドレス信号を転送する。データパス172 はデータバス12の一部であって、データ信号を転送す る。アドレスデコーダ173は、CPU2の出力したア ドレスパス171上のアドレスが、EEPROM8に対 する書き込み信号の生成を指示する、予め設定されてい る特定のアドレスと一致したことを検出したとき、アド レス一致信号を出力する。 FF174とFF175は、ご アドレス一致信号が出力されたとき、それぞれデータバ ス172のデータビット0とデータビット1をラッチす る。これによって、データビット1に応じて書き込みり セット信号が出力され、データピット0が出力されたと き、書き込みリセット信号が出力されていないことを条 件として、アンド回路177から書き込みセット信号が 出力される。EEPROM8では、書き込みセット信号 によって書き込みパルスを立ち上げ、書き込みリセット 信号によって書き込みパルスを立ち下げることによっ て、書き込みパルスがアクティブの期間にユーザデータ とECCデータの書き込みを行う。

[0027] 次に、図6,図7,図8を参照して、この 例の第1の動作例を説明する。この第1の動作例は、E EPROM8の書き込みが遅いため、書き込みパルス幅 内でECCデータを生成できる場合の処理方法を示して いる。ユーザデータを収容した外部のファイル(不図 示) における、ユーザデータの最初のアドレスと最後の アドレスとが予め指定されているものとする。最初のア ドレスから入出力ポート1へユーザデータを入力し(ス テップS1)、データバス4を介してCPU2の内部レ ジスタ群21ヘユーザデータを格納する(ステップS 2) 処理を繰り返すことによって、4パイトデータを格 納した (ステップS3)後、内部レジスタ群21からデ ータバス4を介してEEPROM制御回路7内のユーザ データスタックレジスタ71へユーザデータを転送し (ステップS4)、さらにEEPROM8内のユーザデ ータレジスタ81にユーザデータを転送する(ステップ S5).

【0028】一方、CPU2はファームROM5に格納したECC生成プログラムを読み出して実行することによって、格納した4パイトデータによってECCデータを生成し(ステップS6)、データパス4を介してEEPROM制御回路7内のECCデータスタックレジスタ72へECCデータを転送し(ステップS7)、さらにEEPROM8内のECCデータレジスタ82へECCデータを転送する(ステップS8)。そして、EEPROM制御回路7からEEPROM8へ書き込みセット信号を与える(ステップS9)ことによって、ユーザデー

タレジスタ81のユーザデータとECCデータレジスタ82のECCデータとを、それぞれEEPROM8のユーザデータ領域83とECCデータ領域84に書き込む処理を、4バイトデータのすべてのデータ書き込みが終05 了するまで繰り返して行い(ステップS10)、書き込み終了時、EEPROM8へ書き込みリセット信号を与える(ステップS11)。4バイトデータの処理を終了したとき、ユーザデータのアドレスを+4して(ステップS13)、再びステップS5,S8から処理を繰り返し、最後のアドレスになった(ステップS12)とき処理を終了する。

【0029】この場合の各データの書き込みタイミング

は、図8に例示されるようになる。すなわち、最初、ポ

ート1から4バイトのユーザデータを書き込みデータ
15 (データ0~データ3)として入力することによって、このデータがデータバス4に連続して出力されている。これを所定のタイミングでEEPROM8内のユーザデータレジスタ81に転送し、さらにCPU2においてデータ0~データ3からのECCデータの生成が終了して、EEPROM8内のECCデータレジスタ82に転送されたとき、書き込みバルスを発生して、EEPROM8に書き込む。EEPROM8のデータを読み出すときは、同一アドレスからユーザデータとECCデータとを読み出すことによって、対応するユーザデータ部分とを読み出すことができるので、誤り訂正回路9ではこれによって誤り訂正の処理を行うこと

[0030]次に、図9、図10、図11及び図12を 参照して、この例の第2の動作例について説明する。こ の第2の動作例は、EEPROM8の書き込みが速いた め、書き込みパルス幅内でECCデータを生成できない 場合であって、書き込み時ECCアドレスをシフトする 場合の処理方法を示している。ユーザデータを収容した 外部のファイル(不図示)における、ユーザデータの最 35 初のアドレスと最後のアドレスとが予め指定されてい る。最初のアドレスから入出力ポート1へユーザデータ を入力し(ステップP1)、データバス4を介してEE PROM制御回路7内のユーザデータスタックレジスタ 71へユーザデータを転送し(ステップР2)、さらに 40 入力されたデータをデータパス4を介してCPU2の内 部レジスタ群21へ格納する(ステップP3) 処理を繰 り返すことによって、4パイトデータを格納した(ステ ップP4)後、この4パイトデータが最初のアドレスに 対応するものであった(ステップP5)ときは、ユーザ 45 データスタックレジスタ71からEEPROM8内のユ ーザデータレジスタ81ヘユーザデータを転送し(ステ ップP6)、EEPROM制御回路7からEEPROM 8 へ書き込みセット信号を出力して(ステップP7)、 EEPROM8に対する書き込みを行って、書き込みが 終了した(ステップP8)とき、EEPROM制御回路

ができる。

7からEEPROM8へ書き込みリセット信号を出力し (ステップP9)、次にアドレスを+4して(ステップ P10)、再びステップP1に戻って、外部からの4バ イトデータの入力から繰り返して実行する。

【0031】4バイトデータの格納終了時、アドレスが 最初のアドレスに対応するものでなく(ステップP 5)、最終のアドレスに対応するものでない(ステップ P11) ときは、CPU2が前回の処理サイクルで格納 されている4バイトデータからECCデータを生成して (ステップP12)、データパス4を介してEEPRO M制御回路7内のECCデータスタックレジスタ72へ ECCデータを転送し(ステップP13)、EEPRO M8内のユーザデータレジスタ81ヘユーザデータスタ ックレジスタ71からユーザデータを転送し、ECCデ ータレジスタ82ヘECCデータスタックレジスタ72 からECCデータを転送し(ステップP14)、EEP ROM8のECCデータ領域のアドレスを-1シフトし (ステップP15)、EEPROM8への書き込みセッ ト信号を出力して(ステップP16)、EEPROM8 のユーザデータ領域83にユーザデータレジスタ81か らユーザデータを書き込み、ECCデータ領域84にE CCデータレジスタ82からECCデータの書き込みを 行う。そして書き込みが終了した(ステップP17)と き、EEPROM8への書き込みリセット信号を出力し (P18)、ステップP10に戻って、アドレスを+4 シフトして (ステップР10) 、再びステップР1に戻 って、外部からの4バイトデータの入力から繰り返して 実行する。ステップP11において、最後のアドレスに なったときは、CPU2が格納した4パイトデータから ECCデータを生成し(ステップР19)、データバス 4を介してEEPROM制御回路7内のECCデータス タックレジスタ72ヘECCデータを転送し(ステップ P20)、EEPROM8内のECCデータレジスタ8 2へECCデータを転送し(ステップP21)、EEP ROM8のECCデータ領域84のアドレスを-1シフ トし (ステップP22)、EEPROM8への書き込み セット信号を出力して(ステップP23)ECCデータ の書き込みを行う。そして書き込みが終了した(ステッ プP24)とき、処理を終了する。

【0032】書き込み時ECCアドレスをシフトする場合の各データの書き込みタイミングは、図11に例示されるようになる。すなわち、ポート1から4バイトからなるページ単位に、ユーザデータを、ページアドレス0、1、2、…、n、…、最終アドレスの順にEEPROM8内のユーザデータレジスタ81に転送するとともに、これに基づいて1サイクル遅れて生成された対応するECCデータを、順次1アドレスずつシフトしてEEPROM8のECCデータレジスタ82に転送し、書き込みパルスに応じて、それぞれEEPROM8のユーザデータ領域83とECCデータ領域84に書き込む。誤

り訂正処理のためにEEPROM8のデータを読み出すときは、EEPROM8の同一アドレスから、ユーザデータと、ECCデータとを読み出すことによって、対応するユーザデータ部分とECCデータ部分とを同時に読の5み出すことができる。

【0033】書き込み時ECCアドレスをシフトする場 合の、EEPROM制御回路7における、EEPROM アドレス生成回路18は、図12に示すように、アドレ スパス181と、ディクリメント回路182とを含んで 10 構成されている。アドレスパス181は、アドレスパス 11の一部であって、アドレス信号を転送する。 ディク リメント回路182は、アドレスパス181のアドレス から1減算して出力する。EEPROM8へは、32ピ ットのユーザデータと、6ビットのECCデータとを同 15 時に書き込むので、アドレスパス181のピット2~1 5を、EEPROM8のユーザデータ領域83の書き込 みアドレスとして、EEPROM8のアドレス0~13 に与え、アドレスパス181のピット2~15を、ディ クリメント回路182を介して1を減算して、EEPR 20 OM8のECCデータ領域84の書き込み用として、E EPROM8のアドレス0~13に与える。このような 変換を行うのは、アドレス信号がパイト単位(8ビッ ト) であるのに対して、EEPROM8の32ピットの 入出力データに対応する対応するアドレスとしては、最 25 下位の2ビットが不要なためである。

【0034】次に、図13、図14、図15及び図16 を参照して、この例の第3の動作例について説明する。 この第3の動作例は、EEPROM8の書き込みが速い ため、書き込みパルス幅内でECCデータを生成できな 30 い場合であって、読み出し時ECCアドレスをシフトす る場合の処理方法を示している。ユーザデータを収容し た外部の20イル(不図示)における、ユーザデータの 最初のアドレスと最後のアドレスとが予め指定されてい る。最初のアドレスから入出力ポート1 ヘユーザデータ 35 を入力し (ステップR1)、データバス4を介してEE PROM制御回路7内のユーザデータスタックレジスタ 71ヘユーザデータを転送し(ステップR2)、さらに 入力されたデータをデータバス4を介してCPU2の内 部レジスタ群21へ格納する(ステップR3)処理を繰 40 り返すことによって、4パイトデータを格納した(ステ ップR4)後、この4バイトデータが最初のアドレスに 対応するものであった(ステップR5)ときは、ユーザ データスタックレジスタ71からEEPROM8内のユ ーザデータレジスタ81ヘユーザデータを転送し(ステ 45 ップR6)、EEPROM制御回路7からEEPROM 8へ書き込みセット信号を出力して(ステップR7)、 EEPROM8に対する書き込みを行って、書き込みが 終了した(ステップR8)とき、EEPROM制御回路 7からEEPROM8へ書き込みリセット信号を出力し (ステップR9)、次にアドレスを+4して(ステップ R 1 0) 、再びステップR 1 に戻って、外部からの 4 バイトデータの入力から繰り返して実行する。

【0035】4パイトデータの格納終了時、アドレスが 最初のアドレスに対応するものでなく(ステップR 5)、最終のアドレスに対応するものでない(ステップ R11) ときは、CPU2が格納した4パイトデータか らECCデータを生成して(ステップR12)、データ バス4を介してEEPROM制御回路7内のECCデー タスタックレジスタ72へECCデータを転送し(ステ ップR13)、EEPROM8内のユーザデータレジス タ81ヘユーザデータスタックレジスタ71からユーザ データを転送し、ECCデータレジスタ82へECCデ ータスタックレジスタ72からECCデータを転送し (ステップR14)、EEPROM8への書き込みセッ ト信号を出力して(ステップR15)、EEPROM8 のユーザデータ領域83にユーザデータレジスタ81か らユーザデータを書き込み、ECCデータ領域84にE CCデータ領域82からECCデータの書き込みを行 う。そして書き込みが終了した(ステップR16)と き、EEPROM8への書き込みリセット信号を出力し (R17)、ステップR10に戻って、アドレスを+4 シフトして (ステップR10)、再びステップR1に戻 って、外部からの4パイトデータの入力から繰り返して 実行する。ステップR11において、最後のアドレスに なったときは、CPU2が格納した4バイトデータから ECCデータを生成し(ステップR18)、データバス 4を介してEEPROM制御回路7内のECCデータス タックレジスタ72ヘECCデータを転送し(ステップ P19)、EEPROM8内のECCデータレジスタ8 2へECCデータを転送し(ステップR20)、EEP ROM8への書き込みセット信号を出力して(ステップ R21) ECCデータの書き込みを行う。そして書き込 みが終了した(ステップR22)とき、処理を終了す

【0036】読み出し時ECCアドレスをシフトする場 合の各データの書き込みタイミングは、図15に例示さ れるようになる。すなわち、ポート1から4パイトから なるページ単位に、ユーザデータを、ページアドレス 0, 1, 2, ···, n, ···, 最終アドレスの順にEEPR OM8内のユーザデータレジスタ81に転送するととも に、これに基づいて1サイクル遅れて生成された対応す るECCデータを、順次EEPROM8のユーザデータ レジスタ81に転送し、書き込みパルスに応じて、それ ぞれEEPROM8の同一アドレスのユーザデータ領域 83とECCデータ領域84に書き込む。したがって、 この場合は、ページアドレスnのユーザデータに対応す るECCデータは、ECCデータ領域84のアドレスn +1に書き込まれる。誤り訂正処理のためにEEPRO M8のデータを読み出すときは、EEPROM8のユー ザデータ領域83のアドレスnと、ECCデータ領域8 4のアドレスn+1とを読み出すことによって、対応するユーザデータ部分とECCデータ部分とを同時に読み出すことができる。

【0037】読み出し時ECCアドレスをシフトする場 05 合の、EEPROM制御回路7における、EEPROM アドレス生成回路18Aは、図16に示すように、アド レスパス183と、ディクリメント回路184とを含ん で構成されている。アドレスパス183は、アドレスパ ス11の一部であって、アドレス信号を転送する。ディ 10 クリメント回路184は、アドレスパス183のアドレ スから1減算して出力する。EEPROM8からは、3 2 ビットのユーザデータと、6 ビットのECCデータと を同時に読み出す必要があるので、アドレスパス183 のピット2~15を、EEPROM8のユーザデータ領 15 域83の読み出しアドレスとして、EEPROM8のア ドレス0~13に与え、アドレスパス183のピット2 ~15を、ディクリメント回路184を介して1を減算 して、EEPROM8のECCデータ領域84の読み出 し用として、EEPROM8のアドレス0~13に与え 20 る。このような変換を行うのは、アドレス信号がパイト 単位 (8ビット) であるのに対して、EEPROM8の 32ビットの入出力データに対応する対応するアドレス としては、最下位の2ビットが不要なためである。

【0038】次に、図17,図18及び図19を参照し
25 て、この例の第4の動作例について説明する。この第4
の動作例は、EEPROM8の書き込みが速いため、書き込みパルス幅内でECCデータを生成できない場合
に、EEPROM8のECCデータ領域側に、ファーム
ROM5のプログラムに基づくCPU2の処理によっ
30 て、書き込みアドレスをインクリメントする、書き込み
アドレスインクリメンタの機能を設ける際の処理方法を

示している。ユーザデータを収容した外部のファイル (不図示) における、ユーザデータの最初のアドレスと 最後のアドレスとが予め指定されている。最初のアドレ 35 スから入出力ポート 1 ヘユーザデータを入力して (ステップQ1)、データバス4を介してEEPROM制御回路7内のユーザデータスタックレジスタ71ヘユーザデータを転送するとともに (ステップQ2)、入出力ポート1からのユーザデータをデータバス4を介してCPU 2の内部レジスタ群21へ格納する (ステップQ3)処理を繰り返すことによって、4パイトデータを格納した

理を繰り返すことによって、4パイトデータを格納した (ステップQ4)後、ユーザデータスタックレジスタ7 1から4パイトデータをEEPROM8内のユーザデー タレジスタ81へ転送する(ステップQ5)。

45 【0039】一方、ステップQ5で最初の4パイトデータをEEPROM8内のユーザデータレジスタ81へ転送したとき、内部レジスタ群21からデータパス4を介してユーザデータスタックレジスタ71に対応するアドレスのRAM6の領域へ4パイトデータを格納する(ステップQ6)。そして、データパス4を介してユーザデ

ータスタックアドレスが示すRAM6の領域から4バイ トデータを読み出してCPU2へ転送する(ステップQ 7)。これによってCPU2は、4パイトデータからE CCデータを生成して(ステップQ8)、データバス4 を介してEEPROM制御回路7内の対応するアドレス のECCデータスタックレジスタ72へECCデータを 転送し (ステップQ9)、さらにEEPROM8内のE CCデータレジスタ82へECCデータを転送して、ス タックアドレスをディクリメントする(ステップQ1 1) 処理を繰り返して行う。そして、EEPROM制御 回路7からEEPROM8のユーザデータ領域83とE CCデータ領域84のアドレスを出力し(ステップQÍ 2)、EEPROM8への書き込みセット信号を出力し て (ステップQ13) 書き込みを行い、書き込み完了 (ステップQ14) 時、書き込みリセット信号を出力し て (ステップQ15) 書き込みを終了する処理を、アド レスを4インクリメントし (ステップQ17) ながら繰 り返し実行する。ユーザデータが最終アドレスになった (ステップQ16) とき、ECCデータスタックレジス タ72からEEPROM8内のECCデータレジスタ8 2へECCデータを転送して、転送終了した(ステップ Q18)とき、書き込みセット信号を出力して(ステッ プQ19) EEPROM8のECCデータ領域84に対 する書き込みを行って、書き込みが完了した(ステップ Q20)とき、書き込みリセット信号を出力する(ステ ップQ21)処理を、ECCデータ領域84の最終アド レスになる(ステップQ22)まで行って、処理を終了

【0040】第4の動作例の場合の各データの書き込み タイミングは、図19に例示されるようになる。すなわ ち、ポート1からユーザデータを、4パイトからなるペ ージ単位に、ページアドレス 0, 1, 2, …, n, …, 最終アドレスの順にEEPROM8内のユーザデータレ ジスタ81に転送するとともに、これに基づいて生成さ れたECCデータを、生成された時点で順次EEPRO M8のECCデータレジスタ82に転送する。ユーザデ ータは書き込みパルスに応じてそのままEEPROM8 のユーザデータ領域83に書き込まれるが、ECCデー タに対しては、最初に生成されたECCアドレス0への 書き込み (1), (2) は、ECCデータ生成の遅れに 基づくディフォルト値なので書き込みは行われず、次の ECCアドレス0への書き込み以降のデータが、書き込 みパルスに応じて、EEPROM8の所定のアドレスの ECCデータ領域84に書き込まれる。

【0041】この動作例の場合は、CPU2によるECCデータの生成が、次のECCデータの書き込みのためのアドレスのインクリメントまでに間に合わなかったときは、CPU2はディフォルト値を出力し、EEPROM制御回路7は、この場合は、EEPROM8のECC領域84への書き込みを行わないようにする。ディフォ

ルト値としては、例えば最初のECCデータが生成されるまではオール1を用い、以後は、前回のECCデータをそのままディフォルト値として出力する。誤り訂正処理のためにEEPROM8のデータを読み出すときは、

05 同一アドレスから、ユーザデータと、ECCデータとを 読み出すことによって、対応するユーザデータ部分とE CCデータ部分とを読み出すことができる。

【0042】このようにこの例によれば、ECCデータを作成する際に、外部のソフトウエアによる処理を行うのでなく、1チップマイクロコンピュータの内部のソフトウエアによって処理を行うので、外部からECCデータを書き込む必要がなく、外部からの書き込みデータ量が少なくなり、したがって、書き込みデータを転送する際のエラーが減少し、データの信頼性を向上することができる。さらにこの場合、EEPROMに対して外部から書き込むデータ量が減少することによって、データの書き込み時間が減少し、生産性が向上する。EEPROMにデータ書き込む外部装置の実装メモリは、ECCデータの分を必要とせず、書き込もうとするユーザデータの分だけあればよいので、この外部装置のコストの負担が少ない。

【0043】以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、この発明の適用は、1チップマイクロコンピュータに限られるものでなく、EEPROMを内蔵してプログラムを外部的に格納するコンピュータに対して、一般的に応用可能なのもである。

30 [0044]

【発明の効果】以上説明したように、この発明の構成によれば、EEPROMにECCデータを付加したデータからなるプログラムを格納して、プログラム読み出し時誤り訂正を行う1チップマイクロコンピュータ等において、1チップマイクロコンピュータ等の内部でECCデータを生成するようにしたので、外部的にECCデータを生成して付加する場合と比べて、ユーザの負担が大幅に減少する。また、ECCデータ作成のために、作成したECCデータを一旦格納する外部メモリを必要としないので、システム的に装置のコストを低減できる。さらに、EEPROMに対して、ユーザデータとECCデータとを同時に書き込むので、ECCデータを外部メモリから書き込む場合と比べて、EEPROMに対するデータ書き込み時間を低減することができる。

45 【0045】また、従来のようにECCデータの生成を 論理回路で構成したECCデータ生成回路で行う場合と 異なり、ECCデータの生成用のファームROMを追加 するだけでよいので、回路規模が大幅に増加することが なく、1チップマイクロコンピュータのチップサイズを 50 増大させることもない。また、ECCデータの生成処理 は、プログラム格納時にのみ動作し、通常のプログラム 実行時には、ECCデータの生成処理のファームROM は動作しない。また、プログラム実行時には、論理回路 で構成した誤り訂正回路を用いて誤りの検出と訂正の処 理を行うので、通常のプログラム処理速度を低下させる ことはない。

【0046】また、通常、EEPROMにデータを書き込む場合、RAMに比べて数100倍~数1000倍の書き込み時間を必要とする。この発明では、外部から受け取るユーザデータを複数パイトまとめてEEPROMに書き込んだり、複数パイトのユーザデータとECCデータとをまとめてEEPROMに書き込むようにしたので、ユーザデータを高速に受信でき、また書き込み時間を利用してECCデータを計算することが同時並行的に処理可能になる。

【図面の簡単な説明】

【図1】この発明の一実施例である1チップマイクロコンピュータの電気的構成を示す図である。

【図2】EEPROM制御回路の構成例を示す図である。

【図3】データラッチ選択制御回路の構成例を示す図で ある

【図4】書き込み信号生成回路の構成例を示す図である。

【図5】書き込み信号生成回路の動作タイミングを示す 図である。

【図6】この例の第1の動作処理手順を示すフローチャートである。

【図7】この例の第1の動作処理手順を示すフローチャートである。

【図8】第1の動作例における書き込み時のタイミング チャートを示す図である。

【図9】この例の第2の動作処理手順を示すフローチャートである。

【図10】この例の第2の動作処理手順を示すフローチャートである。

【図11】書き込み時ECCアドレスをシフトする場合のタイミングチャートを示す図である。

【図12】書き込み時ECCアドレスをシフトする場合のEEPROMアドレス生成回路の構成例を示す図である。

【図13】この例の第3の動作例のフローチャートを示 05 す図である。

【図14】この例の第3の動作例のフローチャートを示す図(2) である。

【図15】読み出し時ECCアドレスをシフトする場合のタイミングチャートを示す図である。

0 【図16】読み出し時ECCアドレスをシフトする場合のEEPROMアドレス生成回路の構成例を示す図である。

【図17】この例の第4の動作処理手順を示すフローチャートである。

15 【図18】この例の第4の動作処理手順を示すフローチャートである。


【図19】第4の動作例における書き込み時のタイミン グチャートを示す図である。


【図20】EEPROMにおける従来のECCデータの 20 生成・付加方法を説明するための説明図である。

【符号の説明】


- 1 入出力ポート
- 2 CPU
- 21 内部レジスタ群
- 25 3 アドレスパス
 - 4 データパス
 - 5 ファームROM(記憶手段)
 - 6 RAM
 - 7 EEPROM制御回路(制御手段)
- 30 71 ユーザデータスタックレジスタ
 - **72** ECCデータスタックレジスタ
 - 8 EEPROM
 - 81 ユーザデータレジスタ
 - 82 ECCデータレジスタ
- 15 83 ユーザデータ領域
 - 84 ECデータ領域
 - 9 誤り訂正回路
 - 10 データ選択回路

【図11】







【図2】



[図4]




【図5】




[図8]

ポート人力 アークデータ アータ 3	データ 0~データ 3から CPU か生成した BCC データ タイトライトライト
データバス マータ アータ アータ アータ 3	7-9 7-9 7-9 7-9 SECC 7-9 7-9 7-9 7-9 7-9 7-9 7-9 7-9 7-9 7-9
EEPROM 内 ユーザデータ レツスタ	7-9 7-9 7-9 7-9 5
EEPROM 内 ECC データ レジスタ	BCC #-#0
書き込みパルス――――	·


【図6】




[図7]




【図15】




[図9]




【図10】




[図12]




【図13】




【図19】




【図14】




[図16]



【図17】



【図18】



[図20]

